quartus ii 里verilog HDL语言怎么进行综合呢？具体真操作呢

2019-03-25 08:30发布

站内问答 / FPGA
13511 2 1119
最近学习FPGA，对综合这概念还是朦朦胧胧的。我在网上查了知道综合能提高代码的质量和性能，但是就不知道具体怎么体现，怎么操作？所以向各位请教，quartus ii 里verilog HDL语言怎么进行综合呢？具体真操作呢？望各位大神帮我解解惑，谢谢了 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
eeleader
1楼-- · 2019-03-25 17:18
 精彩回答 2  元偷偷看……
eeleader
2楼-- · 2019-03-25 17:29
不同语句对应不同硬件电路。举个例子，
if语句对应串链的选择电路，CaSe语句对应
用与门构成无优先级的选择电路，时序电路
对应D触发器！

一周热门 更多>

相关问题