用FPGA控制RTL8019AS，用verilog编写初始化模块

2019-03-25 08:31发布

站内问答 / FPGA
8260 5 1487
用FPGA控制RTL8019AS网卡芯片，由于对verilog不是很了解，对于RTL8019AS的初始化程序不知道该怎么写？就是设置各个寄存器的值？谁能帮我一下吗？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
eeleader
1楼-- · 2019-03-25 09:48
< / 第一步:设计一个读写的接口程序，然后调
用该模块进行数据传递，初始化寄存器！
eeleader
2楼-- · 2019-03-25 15:18
该芯片功能与DM9000相似，如果你不知
怎么做，请参考论坛的FPGA读写DM9000。
林泉
3楼-- · 2019-03-25 19:05
嗯，谢谢，我对verilog刚开始学，逻辑设计这块不太了解，能大致说一下接口程序的写法吗？
eeleader
4楼-- · 2019-03-26 00:33
思路大致是这样的:
1、对照读写时序，先写出个读写的接口
函数，然后按寄存器地址写数据。
2、初始寄存器。
3、进行数据通信。
林泉
5楼-- · 2019-03-26 00:55
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题