用PLL产生180度的时钟有问题

2019-03-25 08:33发布

站内问答 / FPGA
6720 11 948
我在Altera的FPGA里用了一个PLL,希望产生一个相位差为180度的时钟，就是和原来的时钟反向，但发现出来的时钟
和原时钟相位不是我期望的180度。那位知道该怎么办呢 ？谢谢 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
11条回答
lzxylwq
1楼-- · 2019-03-26 15:09

我抓了两张图，分别是c0和c1的配置参数. c0.JPG

c1.JPG

tx_xy
2楼-- · 2019-03-26 17:55
看设置应该没问题的 好奇怪 建议楼主到 Altera 官方论坛发个帖子求助 。。。
tx_xy
3楼-- · 2019-03-26 20:19
altera的官方求助还是很快的 第一天发 第二天一般就可以有回复 。
lzxylwq
4楼-- · 2019-03-26 23:13
 精彩回答 2  元偷偷看……
tju_ly
5楼-- · 2019-03-27 00:47
我也遇到了同样的问题，楼主有解了没？
上一页 1 2

一周热门 更多>

相关问题