有关FPGA加载方式的问题,急急急!

2019-03-25 08:36发布

各位前辈,FPGA采用并行加载方式,现CPLD外挂一片FLASH,要求用CPLD控制加载时序,从FLASH读取代码,送入FPGA,应该怎么用CPLD控制加载时序,程序应该怎么写,有可以参考的资料吗,谢谢各位了! 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
12条回答
eeleader
1楼-- · 2019-03-26 10:45
这个还是得上官网确定啊!否则易出回题。
duolakk
2楼-- · 2019-03-26 14:05
是selcectmap方式,FPGA是95t系列的(XC5VSX95T-1FFG1136C),cpld是EPM2210,资料不好找啊,程序搞不定,您有什么相关资料吗,谢谢了!
duolakk
3楼-- · 2019-03-26 14:31
FPGA是95t系列的(XC5VSX95T-1FFG1136C),cpld是EPM2210,资料不好找啊,程序搞不定,您有什么相关资料吗,谢谢了!
deweyled
4楼-- · 2019-03-26 17:45
 精彩回答 2  元偷偷看……
duolakk
5楼-- · 2019-03-26 21:59
有没有xilinx的selectmap配置模式的fpga的参考程序,谢谢了
duolakk
6楼-- · 2019-03-27 02:53
selectmap模式的时序看到了,xapp502文档中有selectmap配置的流程图,但在CPLD中用VHDL实现还有难度,有可以参考的程序吗,谢了!时序图见附件

一周热门 更多>