专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
有关FPGA加载方式的问题,急急急!
2019-03-25 08:36
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
10032
12
953
各位前辈,FPGA采用并行加载方式,现CPLD外挂一片FLASH,要求用CPLD控制加载时序,从FLASH读取代码,送入FPGA,应该怎么用CPLD控制加载时序,程序应该怎么写,有可以参考的资料吗,谢谢各位了! 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
12条回答
eeleader
1楼-- · 2019-03-26 10:45
这个还是得上官网确定啊!否则易出回题。
加载中...
duolakk
2楼-- · 2019-03-26 14:05
是selcectmap方式,FPGA是95t系列的(XC5VSX95T-1FFG1136C),cpld是EPM2210,资料不好找啊,程序搞不定,您有什么相关资料吗,谢谢了!
加载中...
duolakk
3楼-- · 2019-03-26 14:31
FPGA是95t系列的(XC5VSX95T-1FFG1136C),cpld是EPM2210,资料不好找啊,程序搞不定,您有什么相关资料吗,谢谢了!
加载中...
deweyled
4楼-- · 2019-03-26 17:45
精彩回答 2 元偷偷看……
加载中...
duolakk
5楼-- · 2019-03-26 21:59
有没有xilinx的selectmap配置模式的fpga的参考程序,谢谢了
加载中...
duolakk
6楼-- · 2019-03-27 02:53
selectmap模式的时序看到了,xapp502文档中有selectmap配置的流程图,但在CPLD中用VHDL实现还有难度,有可以参考的程序吗,谢了!时序图见附件
加载中...
上一页
1
2
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>