专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA使用的PLL问题
2019-03-25 08:36
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
10911
10
1151
cyclone iii 系列有四个pll,一般情况下是编译器自己优化选择使用哪个pll,那如果想要设置必须使用特定的pll应该如何设定?求高人指点,谢谢! 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
10条回答
chenzhufly
1楼-- · 2019-03-26 14:23
十有八九是硬件问题
虽然不知道如何选择哪个PLL,但是有个变通的法子
可以例化两个PLL,你测试一下看哪个输出的频率是对的,就用哪个呗,然后logiclock。
加载中...
eeleader
2楼-- · 2019-03-26 14:26
精彩回答 2 元偷偷看……
加载中...
fsyicheng
3楼-- · 2019-03-26 19:31
感觉是硬件问题,或者楼主可以说明一下问题的情况,你说的频率错误,是如何的错法,如你输入是10M,想分频1M,但输出为其他频率,还是输出其他,有没有规律。如果其他几个板子正常,那感觉电路板并不是头号疑犯,个人认为会不会是芯片部分管脚或者是外围的器件虚焊,重点可以排查跟PLL相关的器件和管脚。
期待楼主排除问题后的喜信。
加载中...
eeleader
4楼-- · 2019-03-26 21:15
ep3c40这款芯片我用过。没碰这种问题,如果
正规进货渠道,芯片应没问题,除非拿到
工程样片。
加载中...
上一页
1
2
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
虽然不知道如何选择哪个PLL,但是有个变通的法子
可以例化两个PLL,你测试一下看哪个输出的频率是对的,就用哪个呗,然后logiclock。
期待楼主排除问题后的喜信。
正规进货渠道,芯片应没问题,除非拿到
工程样片。
一周热门 更多>