时序仿真正确，RTL视图中输入引脚没连上任何信号

2019-03-25 08:40发布

站内问答 / FPGA
17501 7 1114
时序仿真是正确的，但rtl视图上有些引脚就是没连上，我编了一个小程序试了试，输入为16位，当输出为16位时，rtl输入引脚连接上了，但为虚线，当输出为32位时，输入引脚就没连接上，很奇怪啊，ise 为13.1 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
eeleader
1楼-- · 2019-03-26 08:31
究竟啥问题，一句话总结！
上一页 1 2

一周热门 更多>

相关问题