专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
串口调试出现乱码,那位大哥大姐能帮帮我,万分感谢!
2019-03-25 08:41
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
8452
8
1115
我用Verilog HDL编写了一个rs232串口驱动程序。在用串口调试助手进行调试时,当我发送2,4,6,8,A,C,E时,接受没有出现一个乱码,但当我发送1,3,5,7,9,B,D,F时出现乱码,在每300中出现4——5个乱码,有时只出现一个。请问这是什么原因,还是这是正常现象?谢谢帮忙。 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
chunyang
1楼-- · 2019-03-25 13:20
< / 偶尔出现乱码最大的可能是波特率的精度不够。
加载中...
lpmrzx
2楼-- · 2019-03-25 15:02
也有可能是你的串口线质量不行
加载中...
longway630
3楼-- · 2019-03-25 17:44
传输出错,估计是波特率的缘故
加载中...
yingang
4楼-- · 2019-03-25 19:21
出现乱码是程序本身的问题,可能是异步时序没有处理好。我写了一个串口程序,已经在多个军工项目中得到验证,有需要的请联系我,281370482@qq。com
加载中...
tao282515641
5楼-- · 2019-03-25 23:34
波特率没有调正确吧,可能不是整数,产生的累积误差……
加载中...
Crazy_HUA
6楼-- · 2019-03-26 05:18
精彩回答 2 元偷偷看……
加载中...
1
2
下一页
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>