ISE VHDL 综合后警告有" 组合逻辑循环"

2019-03-25 08:42发布

站内问答 / FPGA
2614 1 960
组合逻辑循环是如何产生的？如何去掉呢？

我用CASE WHEN写的状态机，由于程序要求，所有的状态被从头到尾执行了好几遍，是这么产生的吗？

雪地跪求高人指点。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 11:54
< / 组合逻辑的输出返回到输入了。

一周热门 更多>

相关问题