急!请问各位大侠 Virtex6 Rapidio modelsim 仿真ireq_rdy_n 拉高后不变低得原因

2019-03-25 08:43发布

大家好 我在用modelsim仿真Rapidio的时候 开始发送时, ireq_sof_n 低脉冲后,ireq_rdy_n 由低变高后就不再变低了,导致无法继续写数,请问各位这是什么原因引起的?port_initialized    lnk_trdy_n   lnk_rrdy_n   mode_sel  均正常,我用的是4x通道。时序图如下? 请大家帮助,谢谢!!
此帖出自小平头技术问答
0条回答

一周热门 更多>