求verilog HDL代码

2019-03-25 08:46发布

站内问答 / FPGA
14328 2 1332
我该如何实现以下功能(verilog HDL代码)：当A为高电平，并持续5s，那么B输出为高；如果A为低电平，且持续5s，那么B输出为低。请大家指点迷津 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
kobe1941
1楼-- · 2019-03-25 14:30
 精彩回答 2  元偷偷看……
luyucan001
2楼-- · 2019-03-25 17:43
隔1.5s采样一次，采样三次，判断，再输出

一周热门 更多>

相关问题