FPGA inout口时序仿真没有输出

2019-03-25 08:49发布

站内问答 / FPGA
6854 5 966
在ISE9.1 中，功能仿真有输出，时序仿真没有输出，万分感谢 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
eeleader
1楼-- · 2019-03-25 15:12
< / 是不是没有初始化啊！
museum
2楼-- · 2019-03-25 15:20
 精彩回答 2  元偷偷看……
museum
3楼-- · 2019-03-25 16:49
请问假如b为inout时序仿真，当为in口时，b应该是什么啊？'Z'吗
nonghero
4楼-- · 2019-03-25 16:54
仿真时，当IO口作为输入前，要先置IO输出为'Z'，仿真才能得到正确输入值。输出不正常的话，我也不知道了。
00750
5楼-- · 2019-03-25 22:50
呵呵 换modelsim吧，isim后仿inout好像有点问题。

一周热门 更多>

相关问题