专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA inout口时序仿真没有输出
2019-03-25 08:49
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6869
5
966
在ISE9.1 中,功能仿真有输出,时序仿真没有输出,万分感谢 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
eeleader
1楼-- · 2019-03-25 15:12
< / 是不是没有初始化啊!
加载中...
museum
2楼-- · 2019-03-25 15:20
精彩回答 2 元偷偷看……
加载中...
museum
3楼-- · 2019-03-25 16:49
请问假如b为inout时序仿真,当为in口时,b应该是什么啊?'Z'吗
加载中...
nonghero
4楼-- · 2019-03-25 16:54
仿真时,当IO口作为输入前,要先置IO输出为'Z',仿真才能得到正确输入值。输出不正常的话,我也不知道了。
加载中...
00750
5楼-- · 2019-03-25 22:50
呵呵 换modelsim吧,isim后仿inout好像有点问题。
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>