FPGA内部信号驱动能力

2019-03-25 08:49发布

9738 4

一个模块的输出信号连接到若干个模块，不知道这样不会造成驱动能力不够，编译是没有问题的，但还是有点担心。此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

4条回答

1楼-- · 2019-03-25 13:52

学习了！

2楼-- · 2019-03-25 13:53

精彩回答 2 元偷偷看……

3楼-- · 2019-03-25 17:20

个人认为： FPGA编译器内部处理时，应该加上缓冲门。增加驱动能力了。

4楼-- · 2019-03-25 21:05

综合是增加最大扇出约束。