VHDL语言语法的思路。

2019-03-25 08:50发布

站内问答 / FPGA
8913 1 916
小弟是新手，想请教大家一个问题。
我想用VHDL语言在一个时钟周期内，一个IO口输出8位数据，该如何编写呢？有什么思路？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 15:33
< / 你这个一个时钟周期是多长，是FPGA的系统时钟周期吗啊？

如果是，那是无能为力的

一周热门 更多>

相关问题