< / 建议用RAM进行时钟同步了。

首先确定你的时钟频率是多少，如果是低速，很好解决，使用PLL或LCELL将输入时钟移相，使时钟和数据中心对齐，内部跨时钟域传输可以使用异步FIFO来实现

有个不是很靠谱的方法，就是在FPGA里做在线调试抓这两个不同步的信号，然后做时钟相移。
比较好的方法：
1、就是2楼说的，加RAM做同步；
2、考虑消除差分转单端芯片引起的问题。

输入的数据和时钟的相位关系都不确定，怎么往RAM里写，能保证写进去的数据的正确性吗？靠谱吗

FPGA系统时钟肯定高于数据时钟。所以用系统时钟作为读写RAM时钟，进行数据同步，这是常用的方式。