CPLD没有复位信号输入，怎么用代码生成一个复位信号

2019-03-25 08:56发布

站内问答 / FPGA
4816 1 1395
能不能在CPLD上电时，用代码生成一个持续一定时间的复位信号？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
00750
1楼-- · 2019-03-25 16:25
< / 可以，CPLD上电后寄存器为固定的0或1，用计数器做一个延时输出即可。

一周热门 更多>

相关问题