fpga不做时序约束会不会出现时序违规

2019-03-25 08:57发布

9721 3

请教各位，如果我没有做任何的时序约束，编译通过了，是不是意味着我的寄存器没有出现时序违规，即都满足setup和hold时间，还是他即使出现了时序问题，也不会提示报错。谢谢了~~ 此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

3条回答

1楼-- · 2019-03-25 13:13

< / 不做时序约束。是指动态时序分析没有约束，软件默认有静态时序分析的，有问题也会报错的。

2楼-- · 2019-03-25 14:25

是这样的？我用的是quartus，

3楼-- · 2019-03-25 15:07

精彩回答 2 元偷偷看……