verilog中generate的用法(genvar)

2019-03-25 08:57发布

有没有见过这种用法的
wire [1:0] a, b, c;
  
   parameter PW = 2;
  
  //assign c[1:1] = a ^ b;
  
  generate
genvar i;
      for(i=0; i <= 1;i = i+1)begin : geniiii
         assign c[ i : i ]
     = (  (a ^ ( (b /*+ i[PW-1:0]*/) & {PW{1'b1}} ) ) == {1'b1, {PW-1{1'b0}}}   );
     end
  endgenerate


赋值语句中i[PW-1:0],i作为genvar定义变量,还能这样用?ise无法综合。 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
尚水云者
1楼-- · 2019-03-26 10:25
 精彩回答 2  元偷偷看……
eeleader
2楼-- · 2019-03-26 12:16

综合是可以综合,是不是你预期的意思哦

hzh0608
3楼-- · 2019-03-26 17:50
可以综合的,别被人误导了

一周热门 更多>