2019-10-12 13:41发布
augustedward 发表于 2017-2-17 16:17 我记得NE4是低电平有效的。你CPLD来了，也不知道是不是正确的啊，按时序图写，应该问题不大！
taojiang 发表于 2017-2-17 09:45 就是当成了SRAM，可不可以用软件仿真，逻辑分析仪查看管脚的状态，和数据对应管脚的状态，来验证代码？
augustedward 发表于 2017-2-17 12:26 CPLD估计不行，FPGA可以用signal tap看
taojiang 发表于 2017-2-17 13:56 现在就很纠结，程序写好了，想验证一下是不是可以控制CPLD，但是CPLD还没有回来，我用了FSMCD0-D7作为数 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 taojiang 的问题《stm32的FSMC，与CPLD通信》','https://www.xiaopingtou.net/q-152739.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
编写程序时，把整个程序分解一下，就很清楚了。
再参考一下代码！
CPLD估计不行，FPGA可以用signal tap看
现在就很纠结，程序写好了，想验证一下是不是可以控制CPLD，但是CPLD还没有回来，我用了FSMCD0-D7作为数据线，FSMCA0-A7作为地址线，然后我写一个值，STM32管脚上面应该会有相应的电平变化，用示波器打D0-D7对应的管脚，都为低电平，NE4是高电平，FSMC_NE4是使能的。
我记得NE4是低电平有效的。你CPLD来了，也不知道是不是正确的啊，按时序图写，应该问题不大！
一周热门 更多>