2019-10-12 13:41发布
taojiang 发表于 2017-2-27 15:16 谢谢哈,按照时序写出来,用示波器是可以的,如果用KEIL自带的软件仿真。是仿不出来的,接下来调CPLD部分 ...
augustedward 发表于 2017-2-17 09:42 你把CPLD当成一SRAM就可以了,FSMC操作SRAM的代码论坛里一大堆
taojiang 发表于 2017-2-27 15:21 请教一个问题,STM32与CPLD通信,我应该不需要用verilog写fsmc部分的代码啊?我只需要通过FSMC写寄存器, ...
augustedward 发表于 2017-2-27 15:23 那你CPLD内怎么判断STM32是写,还是读呢,写哪儿个地址,读哪儿个地址的?
最多设置5个标签!
CPLD调试,主要是软件仿真时序。只要软件仿真时序没问题,下载进去问题也不大
请教一个问题,STM32与CPLD通信,我应该不需要用verilog写fsmc部分的代码啊?我只需要通过FSMC写寄存器,读寄存器,就可以了。
那你CPLD内怎么判断STM32是写,还是读呢,写哪儿个地址,读哪儿个地址的?
读写信号,FSMC_A7-A0连CPLD得管脚,FSMC_D7-D0连CPLD得管脚,写的时候,在STM32中使用FSMC_write函数写值,对应的管脚就会映射出相应电平的变化,比如写01000010,的话,对应的A6和A1为高电平,CPLD的管脚也会有相应的变化,然后在CPLD里面已经下载了程序,对FSMC_A7-A0的电平状态进行解析。然后保存到寄存器里面,
一周热门 更多>