stm32的FSMC,与CPLD通信

2019-10-12 13:41发布

在调试FSMC的时候,使用软件仿真,查看管脚的电平,比如FSMC_NOE(portd.4),和FSMC_NWE(portd.5);向寄存器写值得时候,NOE应该是高电平啊,同时,查看对应的数据FSMC_D0-FSMC_D7应该有值,在程序中,我采用8根地址,8根数据线。程序如下:
图片3为在主函数写值。是方法不对还是其他的?求指教。。。。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
15条回答
taojiang
1楼-- · 2019-10-14 14:09
 精彩回答 2  元偷偷看……
augustedward
2楼-- · 2019-10-14 15:46
taojiang 发表于 2017-3-10 09:20
大神,我说的这种方法有没有问题?
读写信号,FSMC_A7-A0连CPLD得管脚,FSMC_D7-D0连CPLD得管脚,写的时 ...

对的,就是这样子写的
taojiang
3楼-- · 2019-10-14 18:42
augustedward 发表于 2017-3-10 09:53
对的,就是这样子写的

所以不用用veilog写FSMC的时序啊

一周热门 更多>