FPGA菜鸟求助。。。请各位大侠帮忙

2019-03-25 09:06发布

我用了Altera的EP1C6Q240C8的一块学习板,自己用VHDL编了个小程序:library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity cnt is
  port (clk,rst:in std_logic;
        count:out std_logic);
end entity;
architecture behv of cnt is
 type state is (s1,s2);
 signal stx:state;
 signal fuck:std_logic_vector(3 downto 0);
 signal q:std_logic;
  begin
   com1:process(clk,rst)
          begin
           if rst='1' then stx<=s1;
            elsif clk='1' and clk'event then
             case stx is
              when s1=> fuck<=fuck+1;if fuck<8 then q<='0';stx<=s1;
                        else stx<=s2;end if;
              when s2=> if fuck>0 then fuck<=fuck-1; q<='1';stx<=s2;
                        else stx<=s1;end if;
             end case;
            end if;
           end process;
   com2:process(fuck)
         begin
          if fuck=9 then count<='1';
          else count<='0';
          end if;
         end process;
  end behv;
  我想在板子上实现,请问下,程序里的clk应该配置在哪个引脚,本菜鸟对FPGA里面的时钟感到混乱,不知道是内部是否有时钟输出,不知道每次程序里面的clk应该配置在哪个引脚上才能够在板子上实现输出脉冲。。。急急急 谢谢大侠们  
    此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
jokeboy999
1楼-- · 2019-03-25 12:01
< / 看芯片手册
00yaliang
2楼-- · 2019-03-25 15:33
芯片手册上有几个clk管脚,都是固定的  你就用就可以了
xiumugengmu
3楼-- · 2019-03-25 16:14
我的晶振是50M的,直接分配时钟引脚示波器能测出脉冲吗?
eeleader
4楼-- · 2019-03-25 18:32
你只需要把CLK这个时钟脚指定到你接入50MHZ的信号的管脚上即可

一周热门 更多>