Cyclone3 I/O逻辑电平兼容问题

2019-03-25 09:06发布

站内问答 / FPGA
14686 2 1592
我把FPGA的3、4、5、6bank用于与DDR1接口相连接。DDR的I/O电压是2.5V，可是FPGA的这几个bank的VCCIO我却都连到3.3V上了。这对后续的电路设计会造成什么影响呢？在判决DDR传输过来的0/1数据时会出错么？我好像有看到说cyclone3的IO口是2.5V和3.3V兼容的，是什么意思呢？对于我现在这个问题有帮助吗？急急急！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
happysheep224
1楼-- · 2019-03-25 12:10
 精彩回答 2  元偷偷看……
eeleader
2楼-- · 2019-03-25 12:42
这个问题应该看看FPGA手册和SDRAM手册，研究一下3.3V IO的高电平与低电平电压范围；以及2.5V IO接口高电平与低电平电压范围。
看看二者是否匹配。

一周热门 更多>

相关问题