FPGA多个component,out端连接同样的I/o口出错,这样不能实现吗?

2019-03-25 09:07发布

FPGA多个component,out端连接同样的I/o口出错,这样不能实现吗?其实那些component的out输出的时序是不一样的,因而I/O口不会干涉吧。
提示这个:ERROR:Xst:528 - Multi-source in Unit <read> on signal <cke></cke></read> 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
12条回答
仙猫
1楼-- · 2019-03-25 16:20
< / 1、这等于把多个输出脚并到一起,会引起冲突,综合当然不会让你过。
2、建议楼主尽量多写信息在标题上,以便让版面一目了然。
museum
2楼-- · 2019-03-25 20:19
好的,可是时序不一样,也不行吗?不能像总线那样子吗
仙猫
3楼-- · 2019-03-25 21:34

原帖由 museum 于 2012-6-27 09:02 发表

 ...可是时序不一样,也不行吗?不能像总线那样子吗

不管还是什么线,把两个推挽输出接到一起,如果1个要出0另1个要出1,不就冲突了吗?弄不好还会烧器件。

电路图上的“总线”是并排着的多根线的简单画法,其实每根线都是独立的,并非被接在一起。

eeleader
4楼-- · 2019-03-26 02:47

支持,回复太精彩!

museum
5楼-- · 2019-03-26 05:19
再问一下,这个总线是可以共用的啊,比如先写命令,再写数据,只是时序不一样的。
仙猫
6楼-- · 2019-03-26 08:22
 精彩回答 2  元偷偷看……

一周热门 更多>