关于CPLD的问题。

2019-03-25 09:07发布

3756 7

VHDL程序是对的，顶层原理图也没有问题，当我把顶层模块的device改成适合实验箱的型号时，再compiter检查时，会提示protect doesn't fit.是什么原因啊？（我用的是Max+plus 2）. 此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

7条回答

1楼-- · 2019-03-25 14:42

< /

可能你新改的DEVICE 的IO不多，就不能FIT了

2楼-- · 2019-03-25 19:06

现在还在用Max+plus 2，会不有些落后了？

3楼-- · 2019-03-25 22:15

落后归落后，但是应该能用哦

4楼-- · 2019-03-25 23:09

查查CPLD内部资源是否够用，再看看引脚是否正确配置

5楼-- · 2019-03-25 23:40

问题解决了吗？

6楼-- · 2019-03-26 04:51

精彩回答 2 元偷偷看……