关于CPLD的问题。

2019-03-25 09:07发布

站内问答 / FPGA
3744 7 1602
VHDL程序是对的，顶层原理图也没有问题，当我把顶层模块的device改成适合实验箱的型号时，再compiter检查时，会提示protect doesn't fit.是什么原因啊？（我用的是Max+plus 2）. 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
eeleader
1楼-- · 2019-03-26 06:32
楼主问题解决了吗？
上一页 1 2

一周热门 更多>

相关问题