- 项目预算:¥ 50,000~100,000
- 开发周期: 30 天
- 项目分类: 嵌入式
- 竞标要求:
- 项目标签:
FPGA
CCD
verilog等
- 项目描述:
1. 支持300万/500万CCD图像采集
2. FPGA实现对CCD的时序控制
3. 输出RAW/YUV标准格式,有CLK/HD/VD,最少12bit位
4. 至少1080P@60fps
5. 团队、个人、公司皆可
6. 希望有现成方案
点此竞标2012-08-24
本外包项目信息是由EEWORLD的合作网站CSTO发布的,如果您技术过硬且时间充裕,欢迎前来竞标。CSTO的经营理念是——让靠谱的软件外包项目及时找到靠谱的开发人员,为优秀的技术团队提供更多的优秀订单。
[
本帖最后由 CSTO项目交易 于 2012-7-25 17:27 编辑 ]
此帖出自
小平头技术问答
一周热门 更多>