quartus ii 中自己配置的fifo，不能输入

2019-03-25 09:12发布

站内问答 / FPGA
14453 4 1469
按着教材一步一步走的，但是书中最后的simulation能出来正常的波形，我这个死活出不来，输出是0，而且empty项一直就是高电平，我感觉是数据没有输入进fifo，但各种时钟信号和请求信号都设置的没问题啊，愁死了，在线等啊，求高手解答 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
eeleader
1楼-- · 2019-03-25 16:52
 精彩回答 2  元偷偷看……
lyw851230
2楼-- · 2019-03-25 19:56
我顶
jinquewu
3楼-- · 2019-03-25 20:41
你好 请帮忙看看，为啥程序的中断一直进不去？

#include "system.h"
#include "alt_types.h"
#include "io.h"
#include "sys/alt_irq.h"
#include "stdio.h"
#include "altera_avalon_fifo_regs.h"
#include "altera_avalon_fifo_util.h"

#define ALMOST_EMPTY  2
#define ALMOST_FULL   13

int main (void) __attribute__ ((weak, alias ("alt_main")));

void FIFO_interrupts(void* context,alt_u32 id)
{   
    alt_u16 i;   

    for(i=0;i<16;i++)   
        IOWR(USB_BASE,0,IORD(FIFO_OUT_BASE,0));     
    altera_avalon_fifo_clear_event(FIFO_OUT_CSR_BASE,ALTERA_AVALON_FIFO_EVENT_ALL);  
}

int alt_main(void)
{
    altera_avalon_fifo_init(FIFO_OUT_CSR_BASE,
                                          1, // Disabled interrupts
                                          ALMOST_EMPTY,
                                          ALMOST_FULL);   
                                          
    IOWR_ALTERA_AVALON_FIFO_IENABLE(FIFO_OUT_CSR_BASE,0x04);
   
    alt_irq_register(FIFO_OUT_CSR_IRQ,NULL,FIFO_interrupts);//注册中断服务程序
      
    while (1)
    {
        ;  
    }
    return 0;
}
eeleader
4楼-- · 2019-03-25 23:19

顶顶顶！

一周热门 更多>

相关问题