时钟偏斜大于数据延迟在Quartus II 9.1 如何修改

2019-03-25 09:15发布

站内问答 / FPGA
13038 7 1076
问题就是这样的，怎么改时序约束啊，具体步骤，我对Quartus II 9.1 不是很熟啊 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
maylove
1楼-- · 2019-03-25 17:44
 精彩回答 2  元偷偷看……
eeleader
2楼-- · 2019-03-25 20:24

应该是数据延迟小于时钟周期才对！

whalechao
3楼-- · 2019-03-25 23:50
是的啊，应该是数据延迟小于时钟偏斜，但是我设计的仿真结果是时钟偏斜大于数据延迟，我看了一些资料，知道原因，但是不知道怎么去修改它啊
whalechao
4楼-- · 2019-03-26 04:00
图是可以看见的啊，主要是时钟偏斜大于数据延迟了，不符合时序要求
whalechao
5楼-- · 2019-03-26 07:15
该怎么办呢
maylove
6楼-- · 2019-03-26 09:54
你是下载到本地上传的吗？
1 2 下一页

一周热门 更多>

相关问题