真心求教，MUX的DATA输入端为什么会有重复？

2019-03-25 09:19发布

站内问答 / FPGA
4894 2 928
图中红 {MOD}字体，i~0:OUT[5]有两个，多路选择器的数据输入端为什么会有重复，重复部分岂不是多此一举了？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
cyberly
1楼-- · 2019-03-25 12:38
< / 大虾们，简单说说就行，我是真不明白啊
eeleader
2楼-- · 2019-03-25 18:01

可能是你的输出信号反向到你的输入端了。换句话说的输入信号定义为寄存器了

一周热门 更多>

相关问题