verilog仿真和书上不一样

2019-03-25 09:21发布

站内问答 / FPGA
11216 6 1199
  2. module shunxu(q0,q1,q2,clk,clr);
     output  q0,q1,q2;
     input  clk,clr;
     reg   q0,q1,q2;
     reg[2:0] x,y;
     
     always @(posedge clk)
     begin
      if(clr)
      begin y<='b000;x<='b001;end
      else
      begin
       y<=x;
       x<={x[1:0],x[2]};
      end
      q0<=y[0];
      q1<=y[1];
      q2<=y[2];
     
     end
  3.  

  4. endmodule
  5.  
复制代码       1.jpg   我仿真出来 是 clr之后 第2个上升沿 Q0有输出  但是书上却是第一个上升沿就有输出了 初学者 希望有高手分析下 非阻塞赋值 我理解应该是第2个上升沿 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
常见泽1
1楼-- · 2019-03-25 14:46
< / 谢谢各位大虾啦 恳请指教
zhangdaoyu
2楼-- · 2019-03-25 19:31
夏文宇老师那里可以问！不如去那里！
常见泽1
3楼-- · 2019-03-26 00:51
谢谢 不过这里高手也不少
leomeng
4楼-- · 2019-03-26 04:40

阻塞与非阻塞

always @(a or b or c)

begin

    x=c+y；//语句1

    y=a+b；//语句2

end   

y原来的值是5；

a=1;

b=1;

c=3;

我仿真的结果是 x=5+3=8    y=1+1=2

资料上的解释是说 语句1和语句2同时进行，但是由于是阻塞赋值，所以要等语句1执行完了之后才能执行第二条语句，所以语句1中的值是原来的值；

与我自己的仿真结果一致；

 

always @(a or b or c)

begin

x<=c+y;

y<=a+b;

end

y原来的值是5；

a=1;

b=1;

c=3;

仿真的结果是 x=8 y=2;

我看的资料上说 在此时刻 x=3+2=5   y=1+1=2 他的意思是说 a+b 的值给 y ；然后 y+c的值再给x；

仿真的结果和 资料上说的不一样

求指教！！！！

 

 

这是我前几天发的帖子，是不是和你问的一个问题啊？我觉得是第二个，而且我仿真出来的结果证明也是第二个，但是资料上说是第一个。我也比较郁闷呢。

yzl624358
5楼-- · 2019-03-26 09:37
换个仿真软件看看，用modelsim仿真看结果是否一样。
scucherish
6楼-- · 2019-03-26 14:05
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题