VHDL如何产生随机数

2019-03-25 09:23发布

站内问答 / FPGA
11233 3 1244
在VHDL写testbench的时候如何产生一个随机数呢，就如verilog中的random函数一样，在VHDL中有吗？ 还是需要自己写伪随机数发生器，好长的代码。。。。   此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
woaiwojia1988
1楼-- · 2019-03-25 13:59
< / 没人回答我，因为刚开始学vhdl，以前用verilog用的变懒了。。。
eeleader
2楼-- · 2019-03-25 16:59

自己写随机代码

wzn63
3楼-- · 2019-03-25 17:56
这个是单片机的真随机数生成电路,参考一下吧

http://wendangdaquan.com/Wdshow.asp?id=99dd9088680203d8ce2f243e

一周热门 更多>

相关问题