专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
[深夜求助]关于EP2C8中PLL的配置
2019-03-25 09:24
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
8450
4
1428
[深夜求助]关于EP2C8中PLL的配置
走投无路了。。
现在已经是3点半了。。被一个问题困扰了很久配置PLL 直接例化生成输入时钟是25Mhz,两个输出,一个给外部DA,一个供给内部
我已经上传了全部的工程文件
现在遇到相当奇怪的问题 工程文件应该没错吧。。
但是在每次下载完之后PLL的对外输出(47脚)不出波形 甚至有时候高低电平都不一样 更有时候又有波形 实在无语啊。。。
太无语。。。
求大家帮助。。。
此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
bighead
1楼-- · 2019-03-25 15:51
< /
更加无语问题:
1、同样的PLL配置
2、在不同的工程下 一个是单纯输出PLL 一个是两路PLL 一路输出 一路加在内部,结果第二种不能工作。。。无语。。
求帮助啊。。。一夜没睡。。
加载中...
bighead
2楼-- · 2019-03-25 18:56
再次上传第二种情况的。。。就是把PLL添加在一个DDS里。。就是一团糟。。。
加载中...
bighead
3楼-- · 2019-03-25 20:18
精彩回答 2 元偷偷看……
加载中...
eeleader
4楼-- · 2019-03-25 20:39
我用的PLL都还好。如果确实有问题,可以把该PLL输出指向具体管脚,测量输出波形有无。以前我碰到的问题,都是硬件出了问题
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
更加无语问题:
1、同样的PLL配置
2、在不同的工程下 一个是单纯输出PLL 一个是两路PLL 一路输出 一路加在内部,结果第二种不能工作。。。无语。。
求帮助啊。。。一夜没睡。。
一周热门 更多>