clk_in是20MHz.需要一个12Mhz信号.用verilog有什么简单的实现方法么?

2019-03-25 09:25发布

站内问答 / FPGA
3635 1 943
RT.以前学的都是VHDL.猛一看verilogHDL晕晕的.话说..这样的问题用VHDL我好像也不知道该怎么办...大家给支一招吧.或者有什么替代的方法? 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 20:59
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题