有关FIFO的问题

2019-03-25 09:26发布

我是直接调用IP核，设置好参数后，自己编写了一个写入数据的模块
写入后，在硬件上调试，读出来的数据不是正确的
如果不断写入同一个数据，那读出来确实是正确的，但写入变化的后，读出来的就不是正确的了
我的FPGA时钟是经过PLL倍频到100M
此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。