求助!求解!FPGA时钟问题

2019-03-25 09:32发布

怎么用20M系统时钟分出1.024M时钟? 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
mr.king
1楼-- · 2019-03-25 15:31
 精彩回答 2  元偷偷看……
lidonglei1
2楼-- · 2019-03-25 20:42
我去。。。你这和没说有什么区别
那也得感谢下
eeleader
3楼-- · 2019-03-26 02:02

需要小数分频设计了。关于小数分频设计网上很多资料。可以讨论。

qd0090
4楼-- · 2019-03-26 05:48
可以考虑调用时钟管理器,
xinlix的叫DCM,它也不是任意分频的,看看手册能不能产生你需要的频率
ssawee
5楼-- · 2019-03-26 07:24
PLL
20000分频
然后1024倍频
lidonglei1
6楼-- · 2019-03-26 12:00
用DCM能1024倍频吗?

一周热门 更多>