专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
求助!求解!FPGA时钟问题
2019-03-25 09:32
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
15337
8
1041
怎么用20M系统时钟分出1.024M时钟?
此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
mr.king
1楼-- · 2019-03-25 15:31
精彩回答 2 元偷偷看……
加载中...
lidonglei1
2楼-- · 2019-03-25 20:42
我去。。。你这和没说有什么区别
那也得感谢下
加载中...
eeleader
3楼-- · 2019-03-26 02:02
需要小数分频设计了。关于小数分频设计网上很多资料。可以讨论。
加载中...
qd0090
4楼-- · 2019-03-26 05:48
可以考虑调用时钟管理器,
xinlix的叫DCM,它也不是任意分频的,看看手册能不能产生你需要的频率
加载中...
ssawee
5楼-- · 2019-03-26 07:24
PLL
20000分频
然后1024倍频
加载中...
lidonglei1
6楼-- · 2019-03-26 12:00
用DCM能1024倍频吗?
加载中...
1
2
下一页
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
那也得感谢下
需要小数分频设计了。关于小数分频设计网上很多资料。可以讨论。
xinlix的叫DCM,它也不是任意分频的,看看手册能不能产生你需要的频率
20000分频
然后1024倍频
一周热门 更多>