01. Altera设计————“熟读唐诗三百首,不会作诗也会偷”
a. 我最开始接触的Altera公司的FPGA主要是Cyclone系列(FPGA)和MAX系列(CPLD),整体属于其产品树的中低端系列。上学买了开发板学习编程。上班之后有设计需求,电源、时钟设计COPY的开发板原理图,只不过具体的电源芯片/晶振/Flash等更换了型号,但是连接方式基本相同。其他电路设计则来源于课程和网络积累(隔离、稳压、接口)。
现在回想,庆幸不是中高端的FPGA设计,要不然既没地方COPY,也没地方问(当时单位同事以PLC和单片机为主),更可怕的是,当时我根本不具备高速信号设计能力。
对于一个十分正经的公司而言,一定要有自己的硬件库/设计库,最差也要有过往项目资料汇总,便于自己和他人的后续设计。硬件库可以作为你学习的主要参考。
可能,对于某些正经Plus的公司,现阶段没有硬件库,那就多百度、多交流、多看手册。
b. 后续工作中有同系列不同型号的芯片设计,参考自己过往的设计做修改(JTAG/AS/时钟/电源/Flash/外设接口有相似地方,只是具体的连接引脚不同)。
所以,如果仅仅是Altera中低端产品的硬件设计,接口及外围电路基本可以COPY。注意功能引脚的使用和时钟的设计。
03. 外围扩展
a. BANK.
做FPGA设计,自身会涉及到BANK划分;
不同的BANK后续会涉及到外设接口设计,尤以高速接口为重点,例如DDR(DDR2/DDR3/DDR4……,一般使用HR_BANK)、GTX(PCIE/SRIO/Aurora)等。
b. 时钟、电源.
普通BNAK的时钟主要是阻抗、幅值、稳定性等参数;高速接口的时钟还涉及Jiter等参数。
电源主要是幅值和噪声,其中噪声对高速接口的影响比较大。
c. 硬件设计在需求明确之后,原理图设计周期(个人经验):
Altera中低端的常规板卡设计方案1~2周(含资料收集、评审),封装绘制2~3天,原理图绘制2~5天(含评审);
Xilinx中端板卡设计方案4~8周(含资料收集、评审),封装绘制1~2周(存在硬件库供调取常规封装),原理图绘制1~3周(含评审);
------------------------------------------正经的分割线-------------------------------------------
00. 前提
具备数电和模电基础知识;
了解常见电子元器件及其封装,熟知其特性;
了解常见接口电平,熟知其特点;
掌握常见电路仿真、设计及调试方法;(NI公司的Multisim除了正版,还有一个Blue免费版,可以用来仿真电路)
掌握常用PCB设计软件的使用方法(具体软件看个人使用习惯,注意盗版软件可能涉及版权问题),了解PCB生产工艺流程;
掌握高速信号的设计,具备阻抗计算等电路设计技能;(涉及到电磁仿真、热仿真等,其实应该由专职人员来做)
掌握示波器、频谱仪、信号发生器等设备的使用。
(暂时想到这么多,下述的内容仅针对Altera和Xilinx两家公司的部分产品做个人叙述)
01. Altera设计————“熟读唐诗三百首,不会作诗也会偷”
a. 我最开始接触的Altera公司的FPGA主要是Cyclone系列(FPGA)和MAX系列(CPLD),整体属于其产品树的中低端系列。上学买了开发板学习编程。上班之后有设计需求,电源、时钟设计COPY的开发板原理图,只不过具体的电源芯片/晶振/Flash等更换了型号,但是连接方式基本相同。其他电路设计则来源于课程和网络积累(隔离、稳压、接口)。
现在回想,庆幸不是中高端的FPGA设计,要不然既没地方COPY,也没地方问(当时单位同事以PLC和单片机为主),更可怕的是,当时我根本不具备高速信号设计能力。
对于一个十分正经的公司而言,一定要有自己的硬件库/设计库,最差也要有过往项目资料汇总,便于自己和他人的后续设计。硬件库可以作为你学习的主要参考。
可能,对于某些正经Plus的公司,现阶段没有硬件库,那就多百度、多交流、多看手册。
b. 后续工作中有同系列不同型号的芯片设计,参考自己过往的设计做修改(JTAG/AS/时钟/电源/Flash/外设接口有相似地方,只是具体的连接引脚不同)。
所以,如果仅仅是Altera中低端产品的硬件设计,接口及外围电路基本可以COPY。注意功能引脚的使用和时钟的设计。
02. Xilinx设计
仅仅从资料完整度上来看,Xilinx是当之无愧的Tier_1,其中7Series是其过去十年的主打中高端产品,UltraScale是近两年其中高端产品。
它针对自己的产品树做了硬件设计的充分说明和PCB的部分说明,包括电源设计、电源电容的容值参考、阻抗匹配设计等,这点不展开。
在官网,它有自己以及第三方公司推出的开发板,其原理图可以用作借鉴。
03. 外围扩展
a. BANK.
做FPGA设计,自身会涉及到BANK划分;
不同的BANK后续会涉及到外设接口设计,尤以高速接口为重点,例如DDR(DDR2/DDR3/DDR4……,一般使用HR_BANK)、GTX(PCIE/SRIO/Aurora)等。
b. 时钟、电源.
普通BNAK的时钟主要是阻抗、幅值、稳定性等参数;高速接口的时钟还涉及Jiter等参数。
电源主要是幅值和噪声,其中噪声对高速接口的影响比较大。
c. 硬件设计在需求明确之后,原理图设计周期(个人经验):
Altera中低端的常规板卡设计方案1~2周(含资料收集、评审),封装绘制2~3天,原理图绘制2~5天(含评审);
Xilinx中端板卡设计方案4~8周(含资料收集、评审),封装绘制1~2周(存在硬件库供调取常规封装),原理图绘制1~3周(含评审);
04. 官网手册(截止到2019-11-28,网址尚有效)
a. Altera官网(产品 -> 根据产品型号查找文档)
https://www.intel.cn/content/www/cn/zh/products/programmable.html
b. Xilinx
① Xilinx官网:
https://china.xilinx.com/
② 技术支持(含知识库):(推荐)
https://china.xilinx.com/support.html
特别地说明一下,搜索“schematic review checklist”,可以下载7Series的原理图检查表,其内部包括各项设计建议以便逐项核对。
(附件是2019-11-28官网下载的7系列检查表,我未设置积分下载;官网还有其他诸如功耗计算等文档)
③ 软件:(推荐)
安装任意版本的Vivado,选择其中的DocNav,可以下载手册、查看视频
xmp277-7series-schematic-review-recommendations.zip 下载积分: 积分 -1 分
290.6 KB, 下载次数: 4, 下载积分: 积分 -1 分
一周热门 更多>