FPGA

cpld有两路脉冲输入，根据select引脚选一路进行脉冲计数，求问如何实现？

2019-12-02 16:07发布

站内问答 / FPGA
4447 6 6
没有遇到过选择其中一路输入脉冲进行计数的，求大神解答
微信图片_20190618132518.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
testd27
1楼-- · 2019-12-02 18:07
 精彩回答 2  元偷偷看……
星云云
2楼-- · 2019-12-02 21:50
module freq_select(clkin,select,clk,rst);
input clkin;
input select;
output clk;
output wire rst;
wire clk_148M;

assign clk = (select)?clk_148M:clkin;


pll_148M PLL148M
(
        .CLK(clkin),
        .CLKOP(clk_148M),
        .LOCK(rst)
);

endmodule


//我自己写的，你可以参考下。
星云云
3楼-- · 2019-12-02 23:21
为啥我发不了代码啊。你就用一个寄存器clks来根据select条件来选择存放脉冲，再使用寄存器里的脉冲来当时钟信号就好了
星云云
4楼-- · 2019-12-03 04:49
论坛是炸了吗，我的回复都没了
电人
5楼-- · 2019-12-03 05:09
楼上很多方法啊,请参照楼上提供的程序编改
rainsyelecfans
6楼-- · 2019-12-03 05:22
 精彩回答 2  元偷偷看……

一周热门 更多>