<p>
这是100M时钟驱动IO口，IO口的输出。</p><p>
可以看到a点是0V，b点是1.78V。</p><p>
所以当频率变高之后，电平不是从0开始上升的是吗，而是有一个直流偏置，这样可以减少上升下降时间？</p><br>
<ignore_js_op>
<img src="data/attach/1912/nipyowq2vwfraw7xtaigxsxjo5fb8oic.png" alt="13.png" title="13.png">
</ignore_js_op>
<br>
<br>
<br>
<br>
<br>
<p><br></p>
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 tiantian55 的问题《FPGA使用时钟驱动IO口，电平如何随着频率变化上升？》','https://www.xiaopingtou.net/q-156082.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
有些接口要求AC耦合 有些要求DC耦合
DC耦合肯定是有直流分量的
示波器可以设置AC或DC测量模式 与线关系不大
楼主复测也是象上面的波形形状吗？变形太厉害了，是测量还是线路有问题？
一般都是阻抗不匹配 测不到最优的结果
一周热门 更多>