请问verilog编译问题

2019-03-25 09:33发布

站内问答 / FPGA
6881 1 1296
Error: Node instance "U1" instantiates undefined entity "detect_module"
什么地方没弄好 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 16:22
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题