基于FPGA的E1/E2准同步数字复接

2019-03-25 09:34发布

站内问答 / FPGA
9975 1 1736
急用，有大神有这方面的程序么？各个模块最好是分开的。
复接器实现：HDB3编码，码速调整，四路E1复接成一路E2
分接器实现：同步时钟提取，串并转换，码速恢复，HDB3译码。
有VerilogHDL的各模块代码就行。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 13:53
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题