CPLD 的延迟

2019-03-25 09:34发布

EPM 7128SLC84-10, 我希望用这款芯片产生纳秒级的秒冲,采用的竞争冒险。主要用到的逻辑单元器件是 非门  ,可实验结果表明,无论我编写程序里加多少个非门,,波形从输入端到输出端的 波形延迟是一样的。 想请教一下,是不是这款CPLD 的做的任何电路,从输入到输出延迟都是一样的(不管电路多复杂)? 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
247891933hao
1楼-- · 2019-03-25 15:51
< / 肯定不是的,你要看你的芯片的速度是多少,可能你加的门电路对你的ns级别的影响很小,你的程序延时体现不明显
RelaQuan
2楼-- · 2019-03-25 19:41
延时不要用非门,编译器会自动将两个级联的非门省略,所以起不到延时效果。延时可以通过移位寄存器实现。
eeleader
3楼-- · 2019-03-25 22:55

楼主的想法非常美妙,但现实很残酷!

7128的器件延迟,受温度等环境的影响非常大,简易不要这么做。

如果你这样轻易的实现,XILINX和ALTER公司的高端器件就卖不出去了

临空飞云贵
4楼-- · 2019-03-25 23:23
请问移位寄存器怎么用才能既延时 又能发生竞争冒险
临空飞云贵
5楼-- · 2019-03-26 02:30
 精彩回答 2  元偷偷看……

一周热门 更多>