verilog语句输出疑问

2019-03-25 09:37发布

12453 2

input b;
reg a;

if(i)
a <= b;
assign c = a;

如果i=0;那么c的值是什么，应该没有值，还是值为0？
c为wire型，那么没有保存，所以没有输出值，这样对不？此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2019-03-25 16:38

精彩回答 2 元偷偷看……

2楼-- · 2019-03-25 19:22

如果i=0，那么a会保持上一次的值不变，而c就是a电平的实时输出。就好比，a是一个电源，c就是连接在电源上的导线，如果a不变，c自然就不变。只是一般情况下，如果c没有在代码中被使用，那么综合器很可能会把它给优化掉。