FPGA的pll

2019-03-25 09:38发布

FPGA有4个pll，每个pll有4个输入，这几个pll有区别？为什么要这么多，连接到全局时钟，这几个pll作用应该相同吧开发板上有两片晶振，因为一个pll有4个输入，所以将这两片晶振都连接到一个pll上的两个输入脚上，感觉这样不如连接到两个pll上，有区别？此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。