< / 倒也不是说原理图只能提供基本的逻辑运算，如果你学得够好，基本功够扎实，能力过硬，用VHDL做成的，基本上你也可以用原理图实现。只是在面对复杂的实现时，用原理图来做的话，那是难上加难。如果用VHDL的话，你只需要描述逻辑，然后综合器会帮你实现你想要的电路，最后其实还是被实现成电路，你可以以原理图的方式查看综合结果。综合器会去尝试理解你的设计，并帮你翻译成电路，如果你的设计越复杂，那么综合器所花费的时间就越多，但是综合器花费的时间再怎么多，一般情况下也比你自己用原理图来实现你的想法所花费的时间要少得多。
也就是说，做FPGA设计时，按楼主的说法，有两种路径：
1.用原理图实现自己的想法；
2.用VHDL实现自己的想法，然后用综合器把VHDL翻译成实现电路。
第2种方法对工程师的要求更低一些，而且效率要高，还可以把更多的关注点放在要实现的功能，而不是电路本身。

很详细，谢谢