CPLD用VHDL编好后锁存

2019-03-25 09:40发布

站内问答 / FPGA
4508 1 988
我用if              end if锁存我的内容，为什么仿真的时候后面会出现电平被拉低，出现短脉冲的情况！！ help 下          急！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 14:37
< /

可以上图吗？

一周热门 更多>

相关问题