同一工程项目中Verilog和C语言的作用分别是什么？

2019-03-25 09:44发布

站内问答 / FPGA
9292 2 987
工程实践中，一般既要用到Verilog编程，同时要用到C语言编程，其作用分别是什么？难道只用Verilog就不能完成一个项目吗？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
eeleader
1楼-- · 2019-03-25 16:49
< /

VERILOG 逻辑电路描述，数字电路实现方面描述；

C语言主要用在测试语句的描述上面。

fuyaolong
2楼-- · 2019-03-25 20:10
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题