谢谢eeleader，问题应该是解决了。
我就是用了个BUFG 把这个内部信号转换了一下。
以前没搞定是因为我把这个信号输出的时候约束在了一个非时钟管脚上，提示如下警告：
WARNING:Route:455 - CLK Net:clk2_OBUF may have excessive skew because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template.
不知道我这样理解正不正确？还是就是你所说的“把内部信号网络制定位时钟信号”能帮解释一下么？
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 一丝执念 的问题《关于内部信号走全局时钟网络的问题》','https://www.xiaopingtou.net/q-15712.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
你把你所有的内部信号网络制定位时钟信号，然后布线，应该可以走全局网络！
我就是用了个BUFG 把这个内部信号转换了一下。
以前没搞定是因为我把这个信号输出的时候约束在了一个非时钟管脚上，提示如下警告：
WARNING:Route:455 - CLK Net:clk2_OBUF may have excessive skew because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template.
不知道我这样理解正不正确？还是就是你所说的“把内部信号网络制定位时钟信号”能帮解释一下么？
一周热门 更多>