请教ALTERA DDR控制器local_rdata_valid信号的问题

2019-03-25 09:46发布

站内问答 / FPGA
3754 2 1004
用stratix II控制DDR2的读写。在使用中发现local_rdata_valid信号很奇怪，signalTap抓出来的读写数据都对，就是local_rdata_valid信号不出来，偶尔重新编译下载后能出现，有时候同一个SOF文件下载下去local_rdata_valid信号也是有时成功输出有时没有。
请问使用过DDR 控制器的大侠指点一下！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
eeleader
1楼-- · 2019-03-25 16:37
 精彩回答 2  元偷偷看……
wucaidai
2楼-- · 2019-03-25 19:17
换一种加载方式pof试一试，看看有没有改善；
如果没有那肯定说明你的时序有问题，设计有问题。

一周热门 更多>

相关问题