专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
CPLD程序烧写问题
2019-03-25 09:47
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
1643
7
1700
请问各位高手,我烧写完CPLD程序后,电路突然变大,成了100多mA,但显示程序烧写成功,连上电路后,工作电流也高于正常值20多mA,想知道是CPLD被烧坏了么,可是电路工作正常,除了电流有些大以外,上电,触发,采样什么的都正常。想知道是什么原因,怎么解决,谢谢各位了~~~ 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
ssawee
1楼-- · 2019-03-25 20:33
精彩回答 2 元偷偷看……
加载中...
jixfjixf
2楼-- · 2019-03-26 02:04
检查下是否将没用到的管脚设为输入三态了,CPLD管脚的输出电流可以到几个mA或十几mA,看看是不是有的管脚用到这个驱动电流了
加载中...
xiaxuedehai
3楼-- · 2019-03-26 04:55
设成三态就会用到驱动电流么?
加载中...
eeleader
4楼-- · 2019-03-26 08:08
肯定有CPLD驱动输出了,驱动电阻较小造成!
加载中...
xiaxuedehai
5楼-- · 2019-03-26 10:30
驱动电阻是?
加载中...
jixfjixf
6楼-- · 2019-03-26 14:45
是说没有用到的管脚最好设为输入三态
加载中...
1
2
下一页
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
肯定有CPLD驱动输出了,驱动电阻较小造成!
一周热门 更多>