fpga跨时钟问题

2019-03-25 09:49发布

站内问答 / FPGA
15430 3 1294
数据，控制信号如何跨时钟(假设一个8 bit数据，1个 dataenable, 从80M Hz到100M Hz)
(请各位高手帮帮吗） 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
jjkwz
1楼-- · 2019-03-25 14:24
< / 可以用分频以及pll锁相环倍频，从80-&gt;100，可以的！分频，自己简单写个always模块就好，调用锁相环那里是在tools那里！

[ 本帖最后由 jjkwz 于 2011-11-18 19:18 编辑 ]
eeleader
2楼-- · 2019-03-25 16:32

用FIFO或RAM 解决

fuyaolong
3楼-- · 2019-03-25 21:34
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题